TSMC 신규 패키징 기술 공개…칩 비용 절감 및 성능 향상 기대

업계 관계자에 따르면 TSMC가 CoPoS라고 불리는 최첨단 칩 패키징 기술을 개발 중이다. CoPoS는 임시 캐리어 역할을 하는 유리 소재를 사용하며, 3층 샌드위치 구조로 최종 기판에 적용되는 기술이다. TSMC는 2028년 말까지 CoPoS를 활용한 칩 양산을 시작할 것으로 알려졌다. 이 신기술은 제조 비용을 절감하고 성능을 향상시킬 것으로 기대된다. 엔비디아의 파인만(Feynman) AI 칩셋이 CoPoS를 적용하는 첫 번째 사례가 될 전망이다. 차세대 패키징 기술이 주로 AI 및 고성능 컴퓨팅 칩에 사용될 예정이기 때문이다. CoPoS가 시장의 판도를 바꾸는 게임 체인저가 될 경우, TSMC의 칩 제조 시장 내 선도적 위치는 더욱 공고해질 것으로 보인다. 이에 따라 경쟁사들은 이에 대응할 대체 기술을 마련해야 하는 상황에 직면할 것으로 예상된다.